가카리의 공부방

ASIC 설계에서 Front end와 Back end 학사로서 Front end에 지원하게 되서 질문 여쭙니다!!!!! 주위 분들이 학사면 front end보다는 back end를 추천해주시는데, 제가 정확히 개념이 잡혀 있지 않아서 고민중입니다. 디자인하우스에서 ASIC설계에서 front end, back end 차이점을 알 수 있을까요? 하는 일이 많이 다른건가요? front end가 시뮬레이션 돌려서 확인하고, back end가 physical design을 한다는데 맞는말 인가요? 학사로서 front end로 가게되면 한계가 많나요? 읽어주셔서 감사하고, 즐거운 명절 보내시길 바랍니다! 버추어파이터_매니아 (16-02-06 15:56) 당연히 갈수있으면 front 로 가는 것이 좋지요. back ..

Scan enable에 관련된 사항은 아래를 읽으면 된다. SoC의 시프트 모드에서 듀얼 SE(Scan Enable) 저전력 플롭을 통한 전력 제한 모든 SoC는 제조상 결함을 감지하기 위해 설계에 스캔 체인을 사용한다. 테스트용으로 설계된 스캔 체인은 칩의 순차적 소자를 연속적인 순서로 연결한다. SoC에 점점 더 많은 기능이 통합됨에 따라, SoC 내의 총 플롭(순차적 소자)과 조합 로직 수도 증가되고 있다. 스캔 시프트 단계 동안에는 모든 플롭과 함께 조합 로직이 완전한 SI(shift-in) 및 SO(shift-out) 단계 동안 토글되고, 피크 전력이 허용 한계를 초과하면 시프트 데이터가 손상될 수 있으며 의사 실패(pseudo fail)로 인해 칩 수율이 영향을 받게 되므로 피크 전력이 중요한..

시스템 IC 설계에서 말하는 IP(Intellectual Property) 는 재이용 가능한 기능블록을 지칭하며 하드웨어 또는 소프트웨어 기능블록을 의미합니다. 재이용 가능한 하드웨어 기능블록을 하드웨어 IP, 재이용 가능한 소프트웨어 기능블록을 소프트웨어 IP라고 합니다. 예를 들면, 프로세서, RAM, ROM 등의 기능블록은 하드웨어 IP이고, ARM 프로세서 상에서 실행 가능한 mp3 소프트웨어는 소프트웨어 IP입니다. 하드웨어 IP는 형태에 따라 소프트(Soft)IP, 펌(Firm)IP 및 하드(Hard)IP의 3가지로 분류할 수 있다. 1) 소프트 IP 소프트 IP란 일반적으로 하드웨어 기술언어로 쓰여진 논리 합성 가능한 설계 자산하드웨어 기술 언어는 VHDL과 Verilog 등이 이용되며, 합..

ASIC 또는 FPGA에서 delay, skew, slack, slew등의 용어가 자주 나오고 있습니다. 모두 타이밍에 관한 특성 값들이지만, 서로 어떻게 다른 지 개념을 잡고 있는 것이 중요할 것 같습니다. 1. Delay ASIC 또는 FPGA에서 발생하는 지연(delay)은 흔히 이야기 하는 [딜레이]가 맞습니다. [DELAY] = [CELL_DELAY] + [NET_DELAY] 여기서 CELL은 "AND", "OR", "D-FlipFlop"등의 셀을 의미하고, NET은 이들을 연결하는 (구리)Wire를 의미 합니다. CELL_DELAY는 전자의 이동속도 등과 관련이 있습니다. CELL_DELAY는 아래 그림과 같이 세숫대야 모델(?)로 이해 할 수 있습니다. 세숫대야를 CELL로 봅니다. 대야속의..