가카리의 공부방

Design Compiler User Guide Chapter 6을 제가 읽으면서 정리한 내용입니다. • Defining the Operating Conditions • Defining Wire Load Models • Modeling the System Interface • Setting Logic Constraints on Ports • Specifying Power Intent • Support for Multicorner-Multimode Designs Defining the Operating Conditions Operating Conditions에는 다음 3가지가 있다. 1. 온도 변화 2. 공급 전압 변화 3. 공정 변화 대부분의 techonology library에는 미리 정의된 opera..

Design Compiler User guide 챕터 7 두번째 파트 입니다. 분량이 많아서 포스트 2개로 나눴습니다. Propagating Constraints in Hierarchical Designs hierarchical designs은 subdesigns을 가지고 있는데 이 경우에 constraint를 up 또는 down으로 전달할 수 있다. 1) Characterizing 특정한 셀 인스턴스의 contraints를 캡쳐하고 디자인에 셀이 연결된 정보를 할당한다. 2) Modeling chararterized된 디자인을 library cell로 만든다. 3) Propagating constraints up the hierarchy clocks, timing exceptions, 그리고 disab..

다음의 내용은 synopsis Design Compiler User guide를 번역해보았습니다.. Chapter 7 Defining Design Constraints 목차 • Design Compiler Constraint Types • Design Rule Constraints • Optimization Constraints • Managing Constraint Priorities • Reporting Constraints • Propagating Constraints in Hierarchical Designs Design Compiler Constraint Types Design Compiler가 최적화시 2가지 타입의 constraint를 쓴다. 1. Design rule constraints ..

Chapter5 Working With Desings in Memory Part2 Chapter5는 내용이 많아서 2개로 나눴습니다. linking designs set search_path "$search_path libs cons .." set link_library "* tcbn65lpvtwc.db" linking 과정 1. 현재 디자인에서 무슨 라이브러리 컴포넌트를 썼는지 결정한다. 2. link 라이브러리에서 사용된 라이브러리 컴포넌트가 있는지 찾는다, è 첫 번째로 local_link_library 명령어를 쓴 라이브러리부터 찾는다. è 두 번째로 ‘*’가 있으면 메모리에 이미 올려져있는 라이브러리부터 찾는다 è 마지막으로 link_library 명령어를 쓴 라이브러리에 찾는다. 3. 2번 과..

5. Working With designs in memory Design Compiler chapter 5를 요약한 내용입니다. Design Terminology 1. Flat Design contain no subdesigns and have only one structural level. 2. hierarchical designs contains one or more designs as subdesigns. hierarchical design 예제 Design Objects의 종류 design 디자인은 인스턴스, 넷, 포트 핀으로 구성되있는 것을 말한다. REFERENCE 디자인의 라이브러리 컴포넌트이다. 단순한 로직 게이트부터 RAM 이나 CPU같은 복잡한 로직도 포함한다. Instance or C..

Technology Libraries Technology libraries contain information about the characteristics and functions of each cell provided in a semiconductor vendor’s library. Implementing the design function Technology libraries는 최적화할때 target libraries로 매핑을 한다. target libraries는 넷리스트나 design 동작 조건 같은 cell을 포함한다. Resolving cell references synthesis 과정 중 linking 할 때 reference를 link libraries에 연결한다. Calculationg..

Organizing the Design Data. Establishing and adhering to a method of organizing data are more important than the method you choose. Partitioning for Design Reuse Design reuse decreases time to market by reducing the design, integration and testing effort. Thoroughly define and document the design interface. Standardize interfaces whenever possible. Parameterize the HDL code. Keeping Related Comb..

다음은 SoC 합성 툴인 Synopsys의 Design Compiler User 가이드의 요약입니다. Basic High-Level Design Flow Design exploration : 구체적인 디자인 목표를 위해 실제 implement Default option으로 합성 시작 ∙ Functional simulation : 원하는 기능을 수행하는지 확인 ∙ Design implementation : 실제 option을 적용시켜서 합성 시작 결과는 gate level netlist ∙ Physical design : semeconductor vendor에서 실제 칩 디자인 DC Setup Files Setup files은 DC가 실행될 때 자동적으로 읽는 파일 .synopsys_dc.setup Pos..