시스템 IC 설계에서 말하는 IP(Intellectual Property) 는 재이용 가능한 기능블록을 지칭하며 하드웨어 또는 소프트웨어 기능블록을 의미합니다.
재이용 가능한 하드웨어 기능블록을 하드웨어 IP, 재이용 가능한 소프트웨어 기능블록을 소프트웨어 IP라고 합니다.
예를 들면, 프로세서, RAM, ROM 등의 기능블록은 하드웨어 IP이고, ARM 프로세서 상에서 실행 가능한 mp3 소프트웨어는 소프트웨어 IP입니다.
하드웨어 IP는 형태에 따라 소프트(Soft)IP, 펌(Firm)IP 및 하드(Hard)IP의 3가지로 분류할 수 있다.
1) 소프트 IP
소프트 IP란 일반적으로 하드웨어 기술언어로 쓰여진 논리 합성 가능한 설계 자산하드웨어 기술 언어는 VHDL과 Verilog 등이 이용되며, 합성 가능한 RTL(Register Transfer Level)에서 기술되는 것이 일반적입니다. 소프트 IP는 아직 테크놀로지 매핑(Technology Mapping)이 되어 있지 않으며, 이것이 가장 큰 장점입니다.
테크놀로지는 사용자 쪽에서 선택할 수 있으며, 설계의 수정이나 개량, 기능 변경도 용이합니다. IP를 재이용의 관점에서 보면 펌 IP나 하드 IP 보다 유연하다고 할 수 있습니다. 또한 가격 측면에서도 다른 IP보다 유리하다는 것이 소프트 IP가 주목받는 이유 중의 하나입니다. 소프트 IP는 3가지 IP 중에서 유연성이 가장 좋고 필요에 따라 첨삭이 가능한 장점을 가지고 있습니다. 그러나 플로어플래닝(Floorplanning), 구현, 레이아웃 등에 관련된 정보가 없어 면적 및 성능 예측이 잘 안되는 단점이 있습니다.
소프트 IP의 공급시 최소한의 전달물은 원시코드, 일반적인 라이브러리에 의한 논리 합성용 스크립트, 테스트벤치 및 테스트 벡터, 사양서 등이 있습니다. 그밖에 소프트 IP를 사용하는데 있어서 보조적인 것으로서 C언어나 HDL(Hardware Description Language)등에 의한 동작모델, 평가보드가 있습니다. 소프트 IP는 기능 테스트와 합성 가능성 테스트만 행한 상태이므로 실제 논리 합성 이후의 작업 공정은 모두 사용자 측의 역할과 책임이 됩니다.
특히 중요한 것은 소프트 IP 자체의 기능이 검증되어 있어도 다른 회로와 조합하면 동작되지 않을 가능성도 있습니다.
2) 펌 IP
펌 IP는 소프트 IP와 하드 IP의 중간에 위치하며 약간의 플로어플래닝 정보를 가진 게이트 레벨의 네트리스트(Netlist)입니다. 일반적인 라이브러리를 사용한 네트리스트이므로 게이트 수나 성능 예측에 어느 정도 이용할 수 있습니다. 그러나 실제 공정에 대응하는 것은 아니기 때문에 참고로 할 뿐입니다.
만약 실제 공정에 대응한다면 소프트 IP의 이점인 공정의 이식성이라는 이점이 소멸되고 말 것입니다. 하지만, 최근에 ASIC 벤더간의 공정기술 차이가 별로 없어서 어느 한 회사의 라이브러리로 펌 IP를 만들어 두면 타 회사의 테크놀로지에 간단한 변환으로 이식할 수 있습니다. 이런 특성을 가지는 것이 펌 IP입니다.
3) 하드 IP
하드 IP는 공정이 완전히 정해져 있고 배치, 배선이 끝난 설계 데이터로 재이용 가능한 형태의 IP입니다. 표준셀이든 게이트 어레이이든 문제가 되지 않습니다. 즉, 게이트어레이라면 배선층의 마스크패턴, 표준셀이나 완전주문형이면 전 층의 마스크 패턴을 포함한 설계 데이터로 도면 검증까지 실시한 것을 하드 IP라고 합니다. ASIC 벤더가 블랙박스로서 제공하는 코아는 하드 IP에 속합니다.
하드 IP의 이점은 도면 검증을 포함하여 블록 레벨에서의 모든 설계가 종료되었다는 것입니다. 즉 칩 레벨에서 블랙박스로 취급할 수 있기 때문에 IP중에서도 가장 큰 TAT(Turn Around Time)의 단축이 가능합니다. 이런 형태의 IP는 타 공정으로의 전환이 거의 불가능하기 때문에 이식성이 낮습니다. 또한 반도체 제조업체는 이러한 형태의 설계 정보를 대단히 많이 가지고 있어서 입수하기는 쉽습니다.
하드 IP는 제조하면 동작할 것이 거의 확실하므로 매우 비쌉니다. 그러나 사용자는 칩 제조시 특정 반도체 공정에 예속되는 단점이 있습니다.
'하드웨어 설계 > Circuit Information' 카테고리의 다른 글
| LDO(Low DropOut regulator) 란? (0) | 2014.09.02 |
|---|---|
| 트랜지스터 바이어스 회로 (0) | 2014.05.30 |
| Symbol Repetition and Block Interleaver (0) | 2012.09.04 |
| Scan enable 이란? (0) | 2012.09.03 |
| ASIC Clock delay, Clock skew, Clock slack, Clock slew의 차이 (3) | 2012.08.27 |
| Priority Encoder Hardware(우선 순위 인코더) (0) | 2012.08.03 |