흔히 찾을 수 있는 LDO나 일반 레귤레이터의 데이터시트를 보면,
대부분 저런 형태의 모습을 하고 있는 구조를 볼 수 있다.
정전압회로에는
1.기준전압
2.비교기
3.출력단
이렇게 3단계로 크게 분리할수 있습니다.
실제로 저렇게 구성하여 PWM,PFM방식, 스위칭 방식등을 이용해서
Step-up, Step-Down DC to DC Converter를 제작 할 수 있다.
위의 경우 기준전압은 나와 있지 않지만 Vref(Voltage reference)부분으로 기준전압을 인가하면 비교기(opamp)는 두 입력단자(반전입력및 비반전입력)이 똑같은 전압이 되기 위해 출력단(2개의 TR)을 제어하게 됩니다. 그렇게 되면 결국 Vo x R1/(R1+R2) = Vref 가 되는 것입니다. 달리 표현하자면 Vo = Vref(1+R2/R1)이 됩니다.
여기서 일반 레귤레이터와 LDO의 차이점은 위의 Q1 소자와 회로구성입니다.
일반레귤레이터는 대부분 Common Collector 방식을 사용합니다. 이런 경우 Ve = Vb - 0.7V가 되고, opamp에서 아무리 높은 전압을 줘도 출력은 입력보다 0.7V이상 떨어집니다.
반면에 위와 같은 경우는 Common Emitter 방식을 사용합니다. 이때는 Vce(sat) 전압의 차이와 있으면 되는데 Vce(sat)은 약 0.1~0.2V이므로 위의 CC방식보다 0.5V이상 유리해 지죠.
실제로 일반 레귤레이터는 입출력 전압차가 2V이상을 요구하는 반면LDO는 0.5~0.8V전압차만 있으면 정상동작을 합니다.
다만 입출력전압차가 적은 경우는 LDO가 유리하지만 입출력 전압차가 3V이상인경우는 LDO나 일반 레귤레이터 방식이다 둘다 같은 손실이 발생합니다.
'하드웨어 설계 > Circuit Information' 카테고리의 다른 글
트랜지스터 바이어스 회로 (0) | 2014.05.30 |
---|---|
Symbol Repetition and Block Interleaver (0) | 2012.09.04 |
Scan enable 이란? (0) | 2012.09.03 |
IC설계에서 IP란 무엇인가? (0) | 2012.08.31 |
ASIC Clock delay, Clock skew, Clock slack, Clock slew의 차이 (3) | 2012.08.27 |
Priority Encoder Hardware(우선 순위 인코더) (0) | 2012.08.03 |