다음은 SoC 합성 툴인 Synopsys의 Design Compiler User 가이드의 요약입니다. Basic High-Level Design Flow Design exploration : 구체적인 디자인 목표를 위해 실제 implement Default option으로 합성 시작 ∙ Functional simulation : 원하는 기능을 수행하는지 확인 ∙ Design implementation : 실제 option을 적용시켜서 합성 시작 결과는 gate level netlist ∙ Physical design : semeconductor vendor에서 실제 칩 디자인 DC Setup Files Setup files은 DC가 실행될 때 자동적으로 읽는 파일 .synopsys_dc.setup Pos..
